Инженер по верификации RTL

Навыки

• Bash / shell
• Отладка и поиск ошибок
• ПЛИС / FPGA
• Linux
• Perl
• Python
• Регрессионное тестирование

Задачи

• подключение и настройка VIP для различных устройств и интерфейсов
• настройка VIP для задач тестирования СнК (настройка типа и плотности трафика, поведения устройства и т.д.)
• разработка UVM-окружения для блоков собственной разработки и тестов для них
• составление верификационного плана
• написание SVA и точек функционального покрытия (functional coverage), сведение их с планом верификации, анализ результатов
• интеграция модульной среды на уровень системы
• разработка системных стимулов и точек покрытия для soft-base тестов СнК
• постановка на регрессионное тестирование
• отладка ошибок

Требования

• опыт верификации и/или разработки RTL
• знакомство с архитектурой хотя бы одного современного процессора
• уверенный пользователь RTL симулятора (any vendor)
• хорошее знание Verilog/SystemVerilog
• владение скриптовыми языками (perl/python/tcl/shell scripting)
• уверенный пользователь Linux
• знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы
• Опыт работы: 1 год
• Образование: Высшее образование — специалитет, магистратура

Условия

• График работы: Полный рабочий день

Паспорт вакансии

История публикации

Откуда что взялось

Отмечено то, что вывели мы. Без пометки — значение назвал работодатель.

Почему на этом месте в выдаче

Порядок выдачи объявлен контрактом: свежесть решает между днями, полнота и зарплата — внутри дня.